La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

High Launch Switching Activity Reduction in At-Speed Scan Testing Using CTX: A Clock-Gating-Based Test Relaxation and X-Filling Scheme Réduction élevée de l'activité de commutation de lancement dans les tests d'analyse à vitesse élevée à l'aide de CTX : un schéma de relaxation de test et de remplissage X basé sur le blocage d'horloge

Kohei MIYASE, Xiaoqing WEN, Hiroshi FURUKAWA, Yuta YAMATO, Seiji KAJIHARA, Patrick GIRARD, Laung-Terng WANG, Mohammad TEHRANIPOOR

  • Vues en texte intégral

    0

  • Citer

Résumé:

Les tests d'analyse à grande vitesse sont susceptibles de présenter un risque de perte de rendement en raison du bruit de l'alimentation électrique provoqué par une activité excessive de commutation de lancement. Cet article propose un nouveau schéma en deux étapes, à savoir CTX (Clock-Gating-Based Test Relaxation and X-Filling), pour réduire l'activité de commutation lorsqu'un stimulus de test est lancé. Des tests de relaxation et de remplissage X sont effectués (1) pour rendre inactifs autant de FF que possible en désactivant les signaux de commande d'horloge correspondants des circuits de déclenchement d'horloge à l'étape 1 (désactivation de l'horloge), et (2) pour égaliser l'entrée et la sortie. valeurs à l’étape 2 d’autant de FF actifs restants que possible (FF-Silencing). CTX réduit efficacement l'activité de commutation de lancement et donc le risque de perte de rendement même lorsque seul un petit nombre de bits indifférents (X) sont présents (comme dans la compression de test) sans aucun impact sur le volume des données de test, la couverture des défauts, les performances ou la conception du circuit. .

Publication
IEICE TRANSACTIONS on Information Vol.E93-D No.1 pp.2-9
Date de publication
2010/01/01
Publicisé
ISSN en ligne
1745-1361
DOI
10.1587/transinf.E93.D.2
Type de manuscrit
Special Section PAPER (Special Section on Test, Diagnosis and Verification of SOCs)
Catégories

Auteurs

Mots-clés

Table des matières