La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

The Fractional-N All Digital Frequency Locked Loop with Robustness for PVT Variation and Its Application for the Microcontroller Unit La boucle à verrouillage de fréquence Fractional-N entièrement numérique avec robustesse pour la variation PVT et son application pour l'unité de microcontrôleur

Ryoichi MIYAUCHI, Akio YOSHIDA, Shuya NAKANO, Hiroki TAMURA, Koichi TANNO, Yutaka FUKUCHI, Yukio KAWAMURA, Yuki KODAMA, Yuichi SEKIYA

  • Vues en texte intégral

    0

  • Citer

Résumé:

Cet article décrit la boucle à verrouillage de fréquence numérique (ADFLL) Fractional-N avec robustesse pour la variation PVT et son application pour l'unité de microcontrôleur. Le FLL conventionnel est difficile à atteindre les spécifications requises en utilisant le processus CMOS fin. En particulier, le FLL conventionnel présente certains problèmes tels qu'un fonctionnement inattendu et un long temps de verrouillage provoqués par la variation du PVT. Pour surmonter ces problèmes, nous proposons un nouvel ADFLL qui utilise des coefficients de filtre numérique à sélection dynamique. L'ADFLL proposé a été évalué via la simulation HSPICE et la fabrication de puces à l'aide d'un processus CMOS de 0.13 µm. À partir de ces résultats, nous avons observé que l'ADFLL proposé est robuste à la variation PVT en utilisant un coefficient de filtre numérique de sélection dynamique, et que le temps de verrouillage est amélioré jusqu'à 57 %, la gigue d'horloge est de 0.85 ns.

Publication
IEICE TRANSACTIONS on Information Vol.E104-D No.8 pp.1146-1153
Date de publication
2021/08/01
Publicisé
2021/04/01
ISSN en ligne
1745-1361
DOI
10.1587/transinf.2020LOP0008
Type de manuscrit
Special Section PAPER (Special Section on Multiple-Valued Logic and VLSI Computing)
Catégories
Technologies de circuits

Auteurs

Ryoichi MIYAUCHI
  Tokyo University of Science
Akio YOSHIDA
  ROHM Co., Ltd.
Shuya NAKANO
  University of Miyazaki
Hiroki TAMURA
  University of Miyazaki
Koichi TANNO
  University of Miyazaki
Yutaka FUKUCHI
  Tokyo University of Science
Yukio KAWAMURA
  LAPIS Semiconductor Co., Ltd.
Yuki KODAMA
  LAPIS Semiconductor Co., Ltd.
Yuichi SEKIYA
  LAPIS Semiconductor Co., Ltd.

Mots-clés

Table des matières