La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

An FPGA Acceleration and Optimization Techniques for 2D LiDAR SLAM Algorithm Une technique d'accélération et d'optimisation FPGA pour l'algorithme SLAM LiDAR 2D

Keisuke SUGIURA, Hiroki MATSUTANI

  • Vues en texte intégral

    0

  • Citer

Résumé:

Une implémentation matérielle efficace des méthodes de localisation et de cartographie simultanées (SLAM) est indispensable pour les robots autonomes mobiles disposant de ressources informatiques limitées. Dans cet article, nous proposons une implémentation FPGA économe en ressources pour accélérer les calculs de correspondance de balayage, qui provoquent généralement un goulot d'étranglement majeur dans les méthodes LiDAR SLAM 2D. La correspondance de balayage est un processus de correction de la pose d'un robot en alignant les dernières mesures LiDAR avec une carte quadrillée d'occupation, qui code les informations sur l'environnement environnant. Nous exploitons un parallélisme inhérent à l'algorithme basé sur le filtre à particules Rao-Blackwellized (RBPF) pour effectuer des calculs de correspondance de balayage pour plusieurs particules en parallèle. Dans la conception proposée, plusieurs techniques sont utilisées pour réduire l'utilisation des ressources et atteindre le débit maximal. Les résultats expérimentaux utilisant les ensembles de données de référence montrent que la correspondance de numérisation est accélérée de 5.31 à 8.75 × et que le débit global est amélioré de 3.72 à 5.10 × sans dégrader sérieusement la qualité des résultats finaux. De plus, le cœur IP proposé ne nécessite que 44 % des ressources totales disponibles dans la carte FPGA TUL Pynq-Z2, facilitant ainsi la réalisation d'applications SLAM sur des robots mobiles d'intérieur.

Publication
IEICE TRANSACTIONS on Information Vol.E104-D No.6 pp.789-800
Date de publication
2021/06/01
Publicisé
2021/03/04
ISSN en ligne
1745-1361
DOI
10.1587/transinf.2020EDP7174
Type de manuscrit
PAPER
Catégories
Système d'ordinateur

Auteurs

Keisuke SUGIURA
  Keio University
Hiroki MATSUTANI
  Keio University

Mots-clés

Table des matières