La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Optimizing Slot Utilization and Network Topology for Communication Pattern on Circuit-Switched Parallel Computing Systems Optimisation de l'utilisation des emplacements et de la topologie du réseau pour le modèle de communication sur les systèmes informatiques parallèles à commutation de circuits

Yao HU, Michihiro KOIBUCHI

  • Vues en texte intégral

    0

  • Citer

Résumé:

Dans les systèmes informatiques parallèles, le réseau d'interconnexion constitue l'infrastructure critique qui permet une communication robuste et évolutive entre des centaines de milliers de nœuds. Le réseau traditionnel à commutation de paquets a tendance à souffrir d'un long temps de communication en cas de congestion du réseau. Dans ce contexte, nous explorons l'utilisation de la commutation de circuits (CS) pour remplacer les commutateurs de paquets par du matériel personnalisé prenant en charge efficacement la commutation basée sur les circuits avec une faible latence. Dans notre réseau CS cible, une certaine quantité de bande passante est garantie pour chaque paire de communication afin que la latence du réseau puisse être prévisible lorsqu'un nombre limité de paires de nœuds échangent des messages. Le nombre d'intervalles de temps alloués dans chaque commutateur est un facteur direct qui affecte la latence de bout en bout. Nous améliorons ainsi l'utilisation des emplacements et développons un générateur de topologie de réseau pour minimiser le nombre d'intervalles de temps optimisés pour cibler les applications dont les modèles de communication sont prévisible. Par une simulation quantitative à événements discrets, nous illustrons que le nombre minimum nécessaire de slots peut être réduit à un petit nombre dans une topologie générée par notre méthodologie de conception tout en maintenant un coût de réseau 50 % inférieur à celui des topologies tori standard.

Publication
IEICE TRANSACTIONS on Information Vol.E102-D No.2 pp.247-260
Date de publication
2019/02/01
Publicisé
2018/11/16
ISSN en ligne
1745-1361
DOI
10.1587/transinf.2018EDP7225
Type de manuscrit
PAPER
Catégories
Fondamentaux des Systèmes d'Information

Auteurs

Yao HU
  National Institute of Informatics
Michihiro KOIBUCHI
  National Institute of Informatics

Mots-clés

Table des matières