La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Accelerating Large-Scale Interconnection Network Simulation by Cellular Automata Concept Accélération de la simulation de réseaux d'interconnexion à grande échelle grâce au concept d'automates cellulaires

Takashi YOKOTA, Kanemitsu OOTSU, Takeshi OHKAWA

  • Vues en texte intégral

    0

  • Citer

Résumé:

Les systèmes parallèles de pointe utilisent un grand nombre de nœuds informatiques connectés par un réseau d’interconnexion. Un réseau d'interconnexion (ICN) joue un rôle important dans un système parallèle, car il est responsable de la capacité de communication. En général, un ICN présente des phénomènes non linéaires dans ses performances de communication, la plupart d'entre eux étant provoqués par une congestion. Ainsi, la conception d’un système parallèle à grande échelle nécessite suffisamment de discussions au travers d’exécutions de simulation répétitives. Cela pose un autre problème dans la simulation de systèmes à grande échelle à un coût raisonnable. Cet article montre une solution prometteuse en introduisant le concept d’automates cellulaires, issu de nos travaux antérieurs. En supposant des topologies de tore 2D pour simplifier la discussion, cet article discute de la conception fondamentale des fonctions de routeur en termes d'automates cellulaires, de structure de données de paquets, de modélisation alternative d'une fonction de routeur et d'optimisations diverses. Les modèles proposés ont une bonne affinité avec la technologie GPGPU et, comme résultats d'accélération représentatifs, le simulateur basé sur GPU accélère la simulation jusqu'à environ 1264 162 fois à partir d'une exécution séquentielle sur un seul processeur. De plus, étant donné que les modèles proposés sont applicables dans le modèle de mémoire partagée, la mise en œuvre multithread des méthodes proposées permet d'atteindre des accélérations d'environ XNUMX fois au maximum.

Publication
IEICE TRANSACTIONS on Information Vol.E102-D No.1 pp.52-74
Date de publication
2019/01/01
Publicisé
2018/10/05
ISSN en ligne
1745-1361
DOI
10.1587/transinf.2018EDP7131
Type de manuscrit
PAPER
Catégories
Système d'ordinateur

Auteurs

Takashi YOKOTA
  Utsunomiya University
Kanemitsu OOTSU
  Utsunomiya University
Takeshi OHKAWA
  Utsunomiya University

Mots-clés

Table des matières