La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

The Evolutionary Algorithm-Based Reasoning System Le système de raisonnement basé sur un algorithme évolutif

Moritoshi YASUNAGA, Ikuo YOSHIHARA, Jung Hwan KIM

  • Vues en texte intégral

    0

  • Citer

Résumé:

Dans cet article, nous proposons le système de raisonnement évolutif basé sur un algorithme et sa méthodologie de conception. Dans la méthodologie de conception proposée, les règles de raisonnement derrière les cas passés dans chaque tâche (dans chaque base de données de cas) sont extraites via des algorithmes génétiques et sont exprimées sous forme de tables de vérité (nous les appelons « tables de vérité évoluées »). Les circuits des systèmes de raisonnement sont synthétisés à partir des tables de vérité évoluées. Le parallélisme dans chaque tâche peut être intégré directement dans les circuits par l'implémentation matérielle des tables de vérité évoluées, de sorte qu'un système de raisonnement à grande vitesse avec une taille matérielle petite ou acceptable soit obtenu. Nous avons développé un système prototype utilisant des puces FPGA Xilinx Virtex et l'avons appliqué au raisonnement par limites génétiques (GBR) et au raisonnement par prononciation anglaise (EPR), qui sont des tâches pratiques très importantes dans le domaine de la science du génome et du traitement du langage, respectivement. Les systèmes prototypes GBR et EPR sont évalués en termes de précision du raisonnement, de taille de circuit et de vitesse de traitement, et comparés aux approches conventionnelles de l'IA parallèle et des réseaux de neurones artificiels. Des expériences d'injection de fautes sont également réalisées à l'aide du système prototype, et sa haute tolérance aux pannes, ou dégradation gracieuse contre des circuits défectueux qui convient à la mise en œuvre matérielle utilisant des LSI à l'échelle d'une tranche, est démontrée.

Publication
IEICE TRANSACTIONS on Information Vol.E84-D No.11 pp.1508-1520
Date de publication
2001/11/01
Publicisé
ISSN en ligne
DOI
Type de manuscrit
Special Section PAPER (Special Issue on Function Integrated Information Systems)
Catégories

Auteurs

Mots-clés

Table des matières