La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Novel Residue Arithmetic Hardware Algorithm Using a Signed-Digit Number Representation Un nouvel algorithme matériel arithmétique des résidus utilisant une représentation numérique par chiffres signés

Shugang WEI, Kensuke SHIMIZU

  • Vues en texte intégral

    0

  • Citer

Résumé:

Un nouvel algorithme arithmétique de résidus utilisant la représentation numérique à chiffres signés (SD) de base 2 est présenté. Grâce à cette représentation, des circuits arithmétiques de résidus sans mémoire utilisant des additionneurs SD peuvent être implémentés. Les circuits arithmétiques de résidus conventionnels ont été conçus à l'aide d'un système arithmétique de nombres binaires, mais la propagation du report apparaît, ce qui limite la vitesse des opérations arithmétiques dans les modules de résidus. Dans cet article, un pUn système de numérotation SD à 2 chiffres est introduit pour simplifier l'opération de résidus. Pour un module m2p-1 m 2p+2p-1-1, dans un système de numérotation des résidus (RNS), le modulo m l'addition est effectuée en utilisant deux p-additionneurs SD à chiffres, un pour l'addition et un pour l'opération de résidu. Ainsi, le modulo m le temps d'addition est indépendant de la longueur des mots des opérandes. Quand m=2p or m= 2p 1, le module m l'ajout est implémenté en utilisant un seul additionneur SD. De plus, un modulo m le multiplicateur est construit en utilisant un modulo binaire m Arbre additionneur SD et modulo m la multiplication peut être effectuée dans un temps proportionnel au log 2 p. La méthode d’implémentation VHDL pour l’algorithme présenté est également discutée. Les résultats de conception et de simulation de certains circuits arithmétiques de résidus montrent que des circuits arithmétiques de résidus à grande vitesse peuvent être obtenus par les algorithmes présentés.

Publication
IEICE TRANSACTIONS on Information Vol.E83-D No.12 pp.2056-2064
Date de publication
2000/12/25
Publicisé
ISSN en ligne
DOI
Type de manuscrit
PAPER
Catégories
Théorie/Modèles de calcul

Auteurs

Mots-clés

Table des matières