La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Verification of Scalable-Delay-Insensitive Asynchronous Circuits Vérification des circuits asynchrones évolutifs et insensibles aux délais

Atsushi YAMAZAKI, Hiroshi RYU, Tomohiro YONEDA

  • Vues en texte intégral

    0

  • Citer

Résumé:

Le modèle Scalable-Delay-Insensitive (SDI) est proposé pour la conception de systèmes asynchrones hautes performances. Dans cet article, nous nous concentrons sur la vérification si un circuit sous le modèle SDI satisfait certaines propriétés non temporisées, et montrons formellement que la vérification de ces propriétés dans le modèle SDI peut être réduite à la vérification des mêmes propriétés dans le modèle à retard borné. Ce résultat suggère que les algorithmes de vérification existants pour le modèle à retard borné peuvent être utilisés pour la vérification des circuits SDI, ce qui aide considérablement les concepteurs de circuits SDI.

Publication
IEICE TRANSACTIONS on Information Vol.E82-D No.3 pp.701-703
Date de publication
1999/03/25
Publicisé
ISSN en ligne
DOI
Type de manuscrit
LETTER
Catégories
Informatique tolérante aux pannes

Auteurs

Mots-clés

Table des matières