La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Reducing Interconnect Complexity for Efficient Path Metric Memory Management in Viterbi Decoders Réduire la complexité des interconnexions pour une gestion efficace de la mémoire des métriques de chemin dans les décodeurs de Viterbi

Ming-Der SHIEH, Tai-Ping WANG, Chien-Ming WU

  • Vues en texte intégral

    0

  • Citer

Résumé:

Nous présentons une manière systématique et efficace de gérer la mémoire des métriques de chemin et de simplifier son réseau de connexion à l'unité add_compare_select (ACSU) pour la conception du décodeur Viterbi (VD). En utilisant les équations dérivées pour la partition de mémoire et l'arrangement d'ajout-comparaison-sélection (ACS) ainsi que le schéma de planification étendu sur place proposé dans ce travail, nous pouvons augmenter la bande passante mémoire pour des accès aux métriques de chemin sans conflit avec une interconnexion câblée entre le chemin. mémoire métrique et ACSU. Par rapport aux travaux existants, l'architecture développée possède les avantages suivants : (1) Chaque banque de mémoire partitionnée peut être traitée comme une mémoire locale d'un élément de traitement spécifique, à l'intérieur de l'ACSU, avec une interconnexion câblée, de sorte que la complexité de l'interconnexion soit considérablement réduite. . (2) Les banques de mémoire partitionnées peuvent être fusionnées en seulement deux pseudo-banques quel que soit le nombre d'éléments de traitement ACS adoptés. Cela simplifie non seulement grandement la conception de l'unité de génération d'adresses, mais réduit également la taille physique de la mémoire requise. (3) La mise en œuvre peut être réalisée de manière systématique avec des circuits de commande réguliers et simples. Les résultats expérimentaux démontrent l'efficacité de l'architecture développée et les bénéfices seront plus évidents pour les codes convolutifs avec un ordre mémoire important.

Publication
IEICE TRANSACTIONS on Information Vol.E91-D No.9 pp.2300-2311
Date de publication
2008/09/01
Publicisé
ISSN en ligne
1745-1361
DOI
10.1093/ietisy/e91-d.9.2300
Type de manuscrit
PAPER
Catégories
Systèmes VLSI

Auteurs

Mots-clés

Table des matières