La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

On Fault Testing for Reversible Circuits Sur les tests de défauts pour les circuits réversibles

Satoshi TAYU, Shigeru ITO, Shuichi UENO

  • Vues en texte intégral

    0

  • Citer

Résumé:

Il est connu que le test des circuits réversibles est relativement plus facile que celui des circuits irréversibles classiques dans le sens où peu de vecteurs de test sont nécessaires pour couvrir tous les défauts bloqués. Cet article montre cependant qu'il est NP-difficile de générer un ensemble de tests minimum complet pour les défauts coincés sur les fils d'un circuit réversible en utilisant une réduction du temps polynomial de 3SAT au problème. Nous montrons également des limites inférieures non triviales pour la taille d’un ensemble de tests minimum complet.

Publication
IEICE TRANSACTIONS on Information Vol.E91-D No.12 pp.2770-2775
Date de publication
2008/12/01
Publicisé
ISSN en ligne
1745-1361
DOI
10.1093/ietisy/e91-d.12.2770
Type de manuscrit
PAPER
Catégories
Théorie de la complexité

Auteurs

Mots-clés

Table des matières