La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Design and Implementation of a Non-pipelined MD5 Hardware Architecture Using a New Functional Description Conception et mise en œuvre d'une architecture matérielle MD5 non pipeline à l'aide d'une nouvelle description fonctionnelle

Ignacio ALGREDO-BADILLO, Claudia FEREGRINO-URIBE, Rene CUMPLIDO, Miguel MORALES-SANDOVAL

  • Vues en texte intégral

    0

  • Citer

Résumé:

MD5 est un algorithme cryptographique utilisé pour l'authentification. Lorsqu'elles sont implémentées dans le matériel, les performances sont affectées par la dépendance aux données de la fonction de compression itérative. Dans cet article, une nouvelle description fonctionnelle est proposée dans le but d'atteindre un débit plus élevé en réduisant le chemin critique et la latence. Cette description peut être utilisée dans des structures similaires d'autres algorithmes de hachage, tels que SHA-1, SHA-2 et RIPEMD-160, qui ont une dépendance aux données comparable. L'architecture matérielle MD5 proposée atteint un rapport débit/surface élevé, les résultats de la mise en œuvre dans un FPGA sont présentés et discutés, ainsi que des comparaisons avec des travaux connexes.

Publication
IEICE TRANSACTIONS on Information Vol.E91-D No.10 pp.2519-2523
Date de publication
2008/10/01
Publicisé
ISSN en ligne
1745-1361
DOI
10.1093/ietisy/e91-d.10.2519
Type de manuscrit
LETTER
Catégories
Systèmes VLSI

Auteurs

Mots-clés

Table des matières