La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Multi-Code Compression Scheme for Test Time Reduction of System-on-Chip Designs Un schéma de compression multi-codes pour réduire le temps de test des conceptions de systèmes sur puce

Hong-Ming SHIEH, Jin-Fu LI

  • Vues en texte intégral

    0

  • Citer

Résumé:

Avec la technologie à l'échelle nanométrique, une conception de système sur puce (SOC) peut être constituée de nombreux cœurs réutilisables provenant de plusieurs sources. Cela fait que la complexité des tests SOC est bien supérieure à celle des tests de puces VLSI conventionnels. L'un des défis des tests SOC est la réduction des données de test. Cet article présente une technique de compression multi-code (MCC) pour réduire le volume des données de test et le temps d'application des tests. Un décompresseur multi-code pour récupérer les données de test compressées est également proposé. Les résultats expérimentaux montrent que le schéma MCC peut atteindre un taux de compression plus élevé que les schémas de compression à code unique. Le coût surfacique du décompresseur multicode proposé est faible : seulement environ 3498 XNUMX µm2 basé sur la technologie de cellule standard TSMC 0.18 µm.

Publication
IEICE TRANSACTIONS on Information Vol.E91-D No.10 pp.2428-2434
Date de publication
2008/10/01
Publicisé
ISSN en ligne
1745-1361
DOI
10.1093/ietisy/e91-d.10.2428
Type de manuscrit
PAPER
Catégories
Informatique fiable

Auteurs

Mots-clés

Table des matières