La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Design Procedure for CMOS Three-Stage NMC Amplifiers Une procédure de conception pour les amplificateurs NMC à trois étages CMOS

Mohammad YAVARI

  • Vues en texte intégral

    0

  • Citer

Résumé:

Cet article présente une nouvelle procédure de conception dans le domaine temporel pour des amplificateurs à compensation de Miller imbriqués (NMC) à trois étages à stabilisation rapide. Dans la méthodologie de conception proposée, l'amplificateur est conçu pour se stabiliser dans un laps de temps défini avec une précision de stabilisation donnée en optimisant à la fois la consommation d'énergie et la surface de la puce en silicium. Des équations de conception détaillées sont présentées et les résultats de simulation au niveau du circuit sont fournis pour vérifier l'utilité de la procédure de conception proposée par rapport aux schémas de conception rapportés précédemment.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E94-A No.2 pp.639-645
Date de publication
2011/02/01
Publicisé
ISSN en ligne
1745-1337
DOI
10.1587/transfun.E94.A.639
Type de manuscrit
Special Section PAPER (Special Section on Analog Circuit Techniques and Related Topics)
Catégories

Auteurs

Mots-clés

Table des matières