La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Communication Synthesis for Interconnect Minimization Targeting Distributed Register-File Microarchitecture Synthèse de communication pour la minimisation des interconnexions ciblant la microarchitecture de fichier de registre distribuée

Juinn-Dar HUANG, Chia-I CHEN, Yen-Ting LIN, Wan-Ling HSU

  • Vues en texte intégral

    0

  • Citer

Résumé:

À l’ère du submicronique profond, le retard des câbles devient un goulot d’étranglement tout en poursuivant une vitesse d’horloge système encore plus élevée. Plusieurs architectures de registres distribués (DR) ont été proposées pour résoudre ce problème en gardant la plupart des fils locaux. Dans cet article, nous proposons un nouvel algorithme de synthèse de communication à ressources limitées pour optimiser à la fois les connexions inter-îles (IIC) et le ciblage de la latence sur la microarchitecture de fichiers de registres distribués (DRFM). Les résultats expérimentaux montrent que jusqu'à 24.7 % et 12.7 % de réduction de l'IIC et de la latence peuvent être obtenus respectivement par rapport aux travaux précédents.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E94-A No.4 pp.1151-1155
Date de publication
2011/04/01
Publicisé
ISSN en ligne
1745-1337
DOI
10.1587/transfun.E94.A.1151
Type de manuscrit
LETTER
Catégories
Technologie de conception VLSI et CAO

Auteurs

Mots-clés

Table des matières