La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Architecture and Circuit Optimization of Hardwired Integer Motion Estimation Engine for H.264/AVC Architecture et optimisation des circuits du moteur d'estimation de mouvement entier câblé pour H.264/AVC

Zhenyu LIU, Dongsheng WANG, Takeshi IKENAGA

  • Vues en texte intégral

    0

  • Citer

Résumé:

L'estimation de mouvement de taille de bloc variable développée par la dernière norme de codage vidéo H.264/AVC constitue l'approche efficace pour réduire les redondances temporelles. La complexité informatique intensive provenant de la technique de taille de bloc variable rend l’accélérateur câblé essentiel pour les applications en temps réel. Propager des sommes partielles de différences absolues (Propager un SAD partiel) et Arbre TRISTE les moteurs câblés surpassent les autres homologues, en particulier compte tenu de l'impact de la prise en charge de la technique de taille de bloc variable. Dans cet article, les auteurs appliquent les approches au niveau de l'architecture et au niveau du circuit pour améliorer la fréquence de fonctionnement maximale et réduire la surcharge matérielle de Propager un SAD partiel et Arbre TRISTE, tandis que d'autres mesures, en termes de latence, de bande passante mémoire et d'utilisation du matériel, des architectures d'origine sont conservées. Les expériences démontrent qu'en utilisant les approches proposées, à une fréquence de fonctionnement de 110.8 MHz, par rapport aux architectures originales, 14.7 % et 18.0 % du nombre de portes peuvent être économisés pour Propager un SAD partiel et Arbre TRISTE, respectivement. Avec la technologie CMOS TSMC 0.18 µm 1P6M, le projet proposé Propager un SAD partiel L'architecture atteint une fréquence de fonctionnement de 231.6 MHz pour un coût de 84.1 k portes. En conséquence, la fréquence de travail maximale de l'optimisé Arbre TRISTE L'architecture est améliorée à 204.8 MHz, soit presque deux fois celle d'origine, tandis que sa surcharge matérielle n'est que de 88.5 k-gate.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E93-A No.11 pp.2065-2073
Date de publication
2010/11/01
Publicisé
ISSN en ligne
1745-1337
DOI
10.1587/transfun.E93.A.2065
Type de manuscrit
Special Section PAPER (Special Section on Information Theory and Its Applications)
Catégories
Traitement d'image

Auteurs

Mots-clés

Table des matières