La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A New LDMOS Transistor Macro-Modeling for Accurately Predicting Bias Dependence of Gate-Overlap Capacitance Une nouvelle macro-modélisation de transistors LDMOS pour prédire avec précision la dépendance en biais de la capacité de chevauchement de grille

Takashi SAITO, Toshiki KANAMOTO, Saiko KOBAYASHI, Nobuhiko GOTO, Takao SATO, Hitoshi SUGIHARA, Hiroo MASUDA

  • Vues en texte intégral

    0

  • Citer

Résumé:

Nous avons développé un modèle macro qui nous permet de décrire les caractéristiques précises du LDMOS DC/AC. La caractérisation de la capacité anormale d'entrée de grille est la question clé dans le développement du modèle LDMOS. Nous avons récemment utilisé un schéma RC distribué de type T pour la région de dérive LDMOS à chevauchement de porte. La résistance et la capacité dépendantes de la polarisation sont modélisées indépendamment dans Verilog-A en tant que modèle R et capacité PMOS. Le facteur de division du R distribué est introduit pour refléter l'effet de bouclier de la capacité de chevauchement de grille. La comparaison entre le nouveau modèle et les résultats de mesure a prouvé que le macro-modèle développé reproduit avec précision non seulement la capacité d'entrée de la grille, mais également les caractéristiques CC.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E93-A No.9 pp.1605-1611
Date de publication
2010/09/01
Publicisé
ISSN en ligne
1745-1337
DOI
10.1587/transfun.E93.A.1605
Type de manuscrit
PAPER
Catégories
Technologie de conception VLSI et CAO

Auteurs

Mots-clés

Table des matières