La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Worst-Case Flit and Packet Delay Bounds in Wormhole Networks on Chip Limites des pires cas de vol et de retard des paquets dans les réseaux Wormhole sur puce

Yue QIAN, Zhonghai LU, Wenhua DOU

  • Vues en texte intégral

    0

  • Citer

Résumé:

Nous étudions les limites de retard par flux et les pires cas de retard des paquets dans les réseaux de trous de ver sur puce. Une telle enquête est essentielle afin de fournir des garanties dans les pires conditions dans des systèmes à coûts limités, comme l'exigent de nombreuses applications embarquées en temps réel. Nous proposons d’abord des modèles d’analyse pour le contrôle de flux, le partage de liens et de tampons. Sur la base de ces modèles d'analyse, nous obtenons un modèle d'analyse de service ouvert capturant l'effet combiné du contrôle de flux, du partage de liens et de tampons. Avec le modèle d'analyse de service, nous calculons des courbes de service équivalentes pour des flux individuels, puis en déduisons leurs limites de délai de vol et de paquet. Nos résultats expérimentaux vérifient que nos limites analytiques sont correctes et serrées.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E92-A No.12 pp.3211-3220
Date de publication
2009/12/01
Publicisé
ISSN en ligne
1745-1337
DOI
10.1587/transfun.E92.A.3211
Type de manuscrit
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Catégories
Systèmes embarqués, temps réel et reconfigurables

Auteurs

Mots-clés

Table des matières