La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Rapid Design Space Exploration of a Reconfigurable Instruction-Set Processor Exploration rapide de l'espace de conception d'un processeur à jeu d'instructions reconfigurable

Farhad MEHDIPOUR, Hamid NOORI, Koji INOUE, Kazuaki MURAKAMI

  • Vues en texte intégral

    0

  • Citer

Résumé:

La multitude de paramètres dans le processus de conception d'un processeur à jeu d'instructions reconfigurable (RISP) peut conduire à un espace de conception vaste et à une complexité remarquable. L'approche de conception quantitative utilise les données collectées à partir des applications pour satisfaire les contraintes de conception et optimiser les objectifs de conception tout en tenant compte des caractéristiques des applications ; cependant, cela dépend fortement des observations et des analyses du concepteur. L'exploration de l'espace de conception peut être considérée comme une technique efficace pour trouver un équilibre approprié entre les différents paramètres de conception. En effet, cette approche serait coûteuse en termes de calcul lorsque l'évaluation des performances des points de conception est réalisée sur la base de la technique de synthèse et de simulation. Un modèle combiné analytique et basé sur la simulation (CAnSO**) est proposé et validé pour l'évaluation des performances d'un RISP typique. Le modèle proposé consiste en un noyau analytique qui intègre des statistiques collectées à partir d'une simulation précise au cycle pour effectuer une évaluation raisonnable et fournir un aperçu précieux. CANSO présente des avantages évidents en termes de vitesse et peut donc être utilisé pour faciliter une exploration fastidieuse de l'espace de conception d'un processeur RISP reconfigurable et une évaluation rapide des performances d'architectures légèrement modifiées.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E92-A No.12 pp.3182-3192
Date de publication
2009/12/01
Publicisé
ISSN en ligne
1745-1337
DOI
10.1587/transfun.E92.A.3182
Type de manuscrit
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Catégories
Systèmes embarqués, temps réel et reconfigurables

Auteurs

Mots-clés

Table des matières