La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

An L1 Cache Design Space Exploration System for Embedded Applications Un système d'exploration spatiale de conception de cache L1 pour les applications embarquées

Nobuaki TOJO, Nozomu TOGAWA, Masao YANAGISAWA, Tatsuo OHTSUKI

  • Vues en texte intégral

    0

  • Citer

Résumé:

Dans un système embarqué dans lequel une seule application ou une classe d'applications est exécutée de manière répétée sur un processeur, sa configuration de cache peut être personnalisée de manière à obtenir une configuration optimale. Nous pouvons avoir une configuration de cache optimale qui minimise le temps global d'accès à la mémoire en faisant varier les trois paramètres du cache : le nombre d'ensembles, une taille de ligne et une associativité. Dans cet article, nous proposons d'abord deux algorithmes de simulation de cache : CRCB1 et CRCB2, basés sur Propriété d'inclusion de cache. Ils réalisent une simulation exacte du cache mais réduisent considérablement le nombre de jugements de réussite/échec du cache. Nous proposons en outre trois autres algorithmes d'exploration de l'espace de conception de cache : CRMF1, CRMF2 et CRMF3, basés sur nos observations expérimentales. Ils peuvent trouver une configuration de cache presque optimale du point de vue de temps d'accès. En utilisant notre approche, le nombre de jugements de réussite/échec du cache requis pour optimiser les configurations de cache est réduit à 1/10-1/50 par rapport aux approches conventionnelles. En conséquence, l’approche proposée est en moyenne 3.2 fois plus rapide et au maximum 5.3 fois plus rapide par rapport à l’approche la plus rapide proposée jusqu’à présent. L’approche de simulation de cache proposée permet d’obtenir l’exploration de l’espace de conception de cache la plus rapide au monde en optimisant le temps total d’accès à la mémoire.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E92-A No.6 pp.1442-1453
Date de publication
2009/06/01
Publicisé
ISSN en ligne
1745-1337
DOI
10.1587/transfun.E92.A.1442
Type de manuscrit
PAPER
Catégories
Technologie de conception VLSI et CAO

Auteurs

Mots-clés

Table des matières