La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Optimal Register Assignment with Minimum-Path Delay Compensation for Variation-Aware Datapaths Attribution optimale des registres avec compensation du délai de chemin minimum pour les chemins de données sensibles aux variations

Keisuke INOUE, Mineo KANEKO, Tsuyoshi IWAGAKI

  • Vues en texte intégral

    0

  • Citer

Résumé:

Pour les VLSI récents et futurs de technologie nanométrique, les variations de retard statiques et dynamiques deviennent un problème sérieux. Dans de nombreux cas, la contrainte de maintien, ainsi que la contrainte de configuration, deviennent critiques pour verrouiller un signal correct sous des variations de retard. Cet article traite de la contrainte de maintien dans un circuit de chemin de données et discute d'une affectation de registre en synthèse de haut niveau en considérant les variations de retard. Notre approche pour garantir la contrainte de maintien sous les variations de délai consiste à élargir le délai de trajet minimum entre les registres, appelé compensation de délai de trajet minimum (MDC) dans cet article. Le MDC peut être réalisé en insérant des éléments de retard principalement dans les chemins non critiques d'une unité fonctionnelle (FU). Une de nos contributions est de montrer que la minimisation du nombre de FU compensées avec un retard de trajet minimum est NP-difficile en général, et qu'elle est dans la classe P si le nombre de FU est constant. Un algorithme en temps polynomial pour ces derniers est également présenté dans cet article. De plus, une formulation de programmation linéaire en nombre entier (ILP) est également présentée. Le procédé proposé génère un chemin de données ayant (1) une robustesse contre les variations de retard, qui est assurée en partie par la technique MDC et en partie par une attribution de registre basée sur SRV, et (2) le nombre minimum possible de MDC et de registres.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E92-A No.4 pp.1096-1105
Date de publication
2009/04/01
Publicisé
ISSN en ligne
1745-1337
DOI
10.1587/transfun.E92.A.1096
Type de manuscrit
Special Section PAPER (Special Section on Advanced Technologies Emerging Mainly from the 21st Workshop on Circuits and Systems in Karuizawa)
Catégories

Auteurs

Mots-clés

Table des matières