La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Density Optimization for Analog Layout Based on Transistor-Array Optimisation de la densité pour une disposition analogique basée sur un réseau de transistors

Chao GENG, Bo LIU, Shigetoshi NAKATAKE

  • Vues en texte intégral

    0

  • Citer

Résumé:

Dans la conception de circuits intégrés de nœuds technologiques avancés, l’uniformité de la densité de configuration influence de manière significative la fabricabilité en raison de la variabilité du CMP. Dans la conception analogique, en particulier, les concepteurs ont du mal à réussir le contrôle de densité car il existe peu d'outils utiles. Pour résoudre ce problème, nous nous concentrons sur une configuration analogique de type réseau de transistors (TA) et proposons un algorithme d'optimisation de la densité cohérent avec des règles de conception complexes. Basé sur le style TA, nous introduisons un format de mise en page sensible à la densité pour contrôler explicitement la densité du modèle de mise en page et fournissons une approche d'optimisation mathématique. Par conséquent, un flux de conception intégrant notre optimisation de la densité peut réduire considérablement le temps de conception avec moins d'itérations. Dans un cas de conception d'une configuration OPAMP dans un processus CMOS 65 nm, le résultat démontre que l'approche proposée permet d'atteindre une accélération de plus de 48 fois par rapport à une configuration manuelle conventionnelle, tout en montrant de bonnes performances de circuit dans la simulation post-mise en page.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E102-A No.12 pp.1720-1730
Date de publication
2019/12/01
Publicisé
ISSN en ligne
1745-1337
DOI
10.1587/transfun.E102.A.1720
Type de manuscrit
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Catégories

Auteurs

Chao GENG
  The University of Kitakyushu
Bo LIU
  Henan University of Science and Technology
Shigetoshi NAKATAKE
  The University of Kitakyushu

Mots-clés

Table des matières