La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Faithfully Truncated Adder-Based Area-Power Efficient FIR Design with Predefined Output Accuracy Conception FIR économe en énergie basée sur un additionneur fidèlement tronqué avec une précision de sortie prédéfinie

Jinghao YE, Masao YANAGISAWA, Youhua SHI

  • Vues en texte intégral

    0

  • Citer

Résumé:

Pour résoudre les problèmes de surface et de puissance dans les implémentations de réponse impulsionnelle finie (FIR), une conception FIR fidèlement tronquée basée sur un additionneur est présentée dans cet article pour des économies significatives de surface et de puissance tout en permettant d'obtenir la précision de sortie prédéfinie. Comme solution à la perte de précision causée par les additionneurs tronqués, une analyse d'erreur statique sur l'utilisation des additionneurs tronqués dans les FIR a été réalisée. Selon l'analyse mathématique, nous montrons que, avec une contrainte de précision donnée, la configuration optimale de l'additionneur tronqué pour une conception FIR efficace en termes de puissance de zone peut être déterminée sans effort. Les résultats de l'évaluation de diverses implémentations FIR en utilisant les conceptions d'additionneurs fidèlement tronquées proposées ont montré que jusqu'à 35.4 % et 27.9 % d'économies en termes de surface et de consommation d'énergie peuvent être obtenues avec moins de 1 ulp perte de précision pour les entrées aléatoires uniformément distribuées. De plus, comme étude de cas pour les signaux normalement distribués, un FIR fixe à 6 prises est implémenté pour le filtrage des signaux d'électrocardiogramme (ECG), dans lequel même avec l'augmentation des bits tronqués jusqu'à 10, l'erreur absolue moyenne (Ē) peut être garanti inférieur à 1 ulp tandis que jusqu'à 29.7 % et 25.3 % d'économies de surface et d'énergie peuvent être obtenues.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E103-A No.9 pp.1063-1070
Date de publication
2020/09/01
Publicisé
ISSN en ligne
1745-1337
DOI
10.1587/transfun.2019KEP0010
Type de manuscrit
Special Section PAPER (Special Section on Circuits and Systems)
Catégories

Auteurs

Jinghao YE
  Waseda University
Masao YANAGISAWA
  Waseda University
Youhua SHI
  Waseda University

Mots-clés

Table des matières