La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Single Byte Error Correcting Codes with Double Bit within a Block Error Correcting Capability for Memory Systems Codes de correction d'erreurs sur un seul octet avec double bit dans une capacité de correction d'erreurs de bloc pour les systèmes de mémoire

Ganesan UMANESAN, Eiji FUJIWARA

  • Vues en texte intégral

    0

  • Citer

Résumé:

Les codes de contrôle d'erreur d'octet existants nécessitent trop de bits de contrôle s'ils sont appliqués à un système de mémoire qui utilise des puces de mémoire à semi-conducteurs récentes avec des données d'E/S étendues telles que 16 ou 32 bits, c'est-à-dire b= 16 ou 32. D'un autre côté, les puces mémoire à semi-conducteurs sont très vulnérables aux erreurs aléatoires de double bit dans une puce mémoire lorsqu'elles sont utilisées dans certaines applications, telles que les systèmes de mémoire satellite. Dans cette situation, il devient nécessaire de concevoir de nouveaux codes appropriés à double bit dotés d'une capacité de correction d'erreurs sur puce pour les systèmes de mémoire informatique. Cette correspondance propose une classe de codes appelés Double bit au sein d'un bloc Correction d'erreur - Simple b-bit Correction d'erreur d'octet ((DEC)B-SbEC) codes où le bloc et l'octet correspondent respectivement aux sorties de données de la puce mémoire et du sous-réseau de mémoire. Les codes proposés offrent une protection contre les erreurs aléatoires sur deux bits et contre les défauts de données de sous-réseaux uniques. Pour la plupart des cas pratiques, le (DEC)B-SbLes codes EC présentés dans cette correspondance ont la capacité d'héberger les bits de contrôle dans une seule puce mémoire dédiée.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E85-A No.2 pp.513-517
Date de publication
2002/02/01
Publicisé
ISSN en ligne
DOI
Type de manuscrit
LETTER
Catégories
Théorie de codage

Auteurs

Mots-clés

Table des matières