La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Novel Application of Verilog-A to Modeling and Simulation of High-Speed Interconnects in Time/Frequency Transform-Domain Une nouvelle application de Verilog-A pour la modélisation et la simulation d'interconnexions à grande vitesse dans le domaine de transformation temps/fréquence

Kenichi SUZUKI, Mitsuhiro TAKEDA, Atsushi KAMO, Hideki ASAI

  • Vues en texte intégral

    0

  • Citer

Résumé:

Cette lettre présente une nouvelle application de Verilog-A, qui est un langage de description de matériel pour les circuits analogiques, à la modélisation et à la simulation d'interconnexions à grande vitesse dans le domaine de transformation temps/fréquence pour des problèmes d'intégrité de signal. Cette méthode de modélisation avec le langage Verilog-A gérerait l'approximation des fonctions de transfert et les matrices d'admittance, qui sont exprimées par les pôles et résidus dominants tels qu'utilisés dans la technique AWE. Enfin, il est montré que la modélisation et la simulation des interconnexions à grande vitesse avec des terminaisons non linéaires peuvent être réalisées facilement.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E85-A No.2 pp.395-398
Date de publication
2002/02/01
Publicisé
ISSN en ligne
DOI
Type de manuscrit
Special Section LETTER (Special Section on Analog Circuit Techniques and Related Topics)
Catégories

Auteurs

Mots-clés

Table des matières