La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Compiler Generation Method for HW/SW Codesign Based on Configurable Processors Une méthode de génération de compilateur pour la conception de code matériel/logiciel basée sur des processeurs configurables

Shinsuke KOBAYASHI, Kentaro MITA, Yoshinori TAKEUCHI, Masaharu IMAI

  • Vues en texte intégral

    0

  • Citer

Résumé:

Cet article propose une méthode de génération de compilateur pour PEAS-III (Practical Environment for ASIP development), qui est un environnement de développement de processeur configurable pour les systèmes embarqués spécifiques à un domaine d'application. Grâce au système PEAS-III, non seulement la description HDL d'un processeur cible mais également son compilateur cible peuvent être générés. Par conséquent, les cycles d’exécution et la consommation d’énergie dynamique peuvent être rapidement évalués. Deux processeurs et leurs dérivés ont été conçus à l'aide du système PEAS-III dans le cadre de l'expérience. Les résultats expérimentaux montrent que les compromis entre la surface, les performances et la consommation d'énergie des processeurs ont été analysés en douze heures environ et que le processeur optimal a été sélectionné selon les contraintes de conception en utilisant les compilateurs et les processeurs générés.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E85-A No.12 pp.2586-2595
Date de publication
2002/12/01
Publicisé
ISSN en ligne
DOI
Type de manuscrit
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Catégories
Conception de code matériel/logiciel

Auteurs

Mots-clés

Table des matières