La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Area and Delay Estimation in Hardware/Software Cosynthesis for Digital Signal Processor Cores Estimation de la surface et du délai dans la cosynthèse matérielle/logicielle pour les cœurs de processeurs de signaux numériques

Nozomu TOGAWA, Yoshiharu KATAOKA, Yuichiro MIYAOKA, Masao YANAGISAWA, Tatsuo OHTSUKI

  • Vues en texte intégral

    0

  • Citer

Résumé:

Le partitionnement matériel/logiciel est l’un des processus clés d’un système de cosynthèse matériel/logiciel pour les cœurs de processeurs de signaux numériques. Dans le partitionnement matériel/logiciel, l'estimation de la surface et du délai d'un cœur de processeur joue un rôle important puisque le processus de partitionnement matériel/logiciel doit déterminer quelle partie d'un cœur de processeur doit être réalisée par des unités matérielles et quelle partie doit être réalisée par une séquence d'instructions. basé sur le temps d'exécution d'un programme d'application d'entrée et la zone d'un cœur de processeur synthétisé. Cet article propose des équations d'estimation de surface et de retard pour les cœurs de processeurs de signaux numériques. Pour l'estimation de la superficie, nous montrons que la superficie totale d'un cœur de processeur peut être dérivée de la somme de la superficie d'un noyau de processeur et de la superficie des unités matérielles supplémentaires. La zone pour un noyau de processeur peut être principalement obtenue par la zone minimale pour un noyau de processeur et les frais généraux liés à l'ajout d'unités matérielles et de registres. La surface d'une unité matérielle peut être principalement obtenue par son type et sa largeur de bits de fonctionnement. Pour l'estimation du délai, nous montrons que le délai du chemin critique pour un cœur de processeur peut être dérivé du retard d'une unité matérielle qui se trouve sur le chemin critique dans le cœur du processeur. Les résultats expérimentaux démontrent que les erreurs d'estimation de surface sont inférieures à 2 % et les erreurs d'estimation de retard sont inférieures à 2 ns lorsque l'on compare la surface et le retard estimés avec la surface et le retard synthétisés logiquement.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E84-A No.11 pp.2639-2647
Date de publication
2001/11/01
Publicisé
ISSN en ligne
DOI
Type de manuscrit
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Catégories
Conception de code matériel/logiciel

Auteurs

Mots-clés

Table des matières