La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

System-MSPA Design of H.263+ Video Encoder/Decoder LSI for Videotelephony Applications Conception système-MSPA de l'encodeur/décodeur vidéo H.263+ LSI pour les applications de visiophonie

Chawalit HONSAWEK, Kazuhito ITO, Tomohiko OHTSUKA, Trio ADIONO, Dongju LI, Tsuyoshi ISSHIKI, Hiroaki KUNIEDA

  • Vues en texte intégral

    0

  • Citer

Résumé:

Dans cet article, une conception LSI pour l'encodeur et le décodeur vidéo pour la compression vidéo H.263+ est présentée. LSI fonctionne sous une fréquence d'horloge de 27 MHz pour compresser QCIF (176144 pixels) à la fréquence d'images de 30 images par seconde. La taille du noyau est de 4.6 4.6 mm2 dans un processus de 0.35 µm. L'architecture est basée sur des modules dédiés hétérogènes connectés par bus, appelés architecture System-MSPA. Il utilise des modules dédiés rapides et à petite surface de puce au niveau inférieur et les contrôle en utilisant le dispositif programmable lent et flexible et une DRAM externe. La conception aboutit au succès permettant d’obtenir un codeur en temps réel dans une taille assez compacte sans perdre en flexibilité ni en capacité d’extension. Une émulation en temps réel et une capacité de test simple avec un PC externe sont également mises en œuvre.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E84-A No.11 pp.2614-2622
Date de publication
2001/11/01
Publicisé
ISSN en ligne
DOI
Type de manuscrit
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Catégories
Conception VLSI

Auteurs

Mots-clés

Table des matières