La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Prescaler PLL Frequency Synthesizer with Multi-Programmable Divider Synthétiseur de fréquence PLL Prescaler avec diviseur multi-programmable

Yasuaki SUMI, Shigeki OBOTE, Naoki KITAI, Hidekazu ISHII, Ryousuke FURUHASHI, Yutaka FUKUI

  • Vues en texte intégral

    0

  • Citer

Résumé:

Dans le synthétiseur de fréquence à boucle à verrouillage de phase (PLL) qui est utilisé dans une région de fréquence plus élevée, la méthode de pré-échelle est utilisée afin d'augmenter la fréquence de fonctionnement du diviseur programmable. Cependant, étant donné que le diviseur fixe dont le rapport de division est le même que celui du pré-échelonneur est installé à l'étage suivant du diviseur de référence, la fréquence de référence est diminuée et les performances du synthétiseur de fréquence PLL sont dégradées. Le synthétiseur de fréquence PLL prescaler utilisant un diviseur multi-programmable est l'une des contre-mesures répondant à la demande. Dans cet article nous proposons la réduction du nombre de diviseurs programmables en utilisant le (N+1/2) diviseur programmable. L'efficacité de la méthode proposée est confirmée par les résultats expérimentaux.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E83-A No.3 pp.421-426
Date de publication
2000/03/25
Publicisé
ISSN en ligne
DOI
Type de manuscrit
Special Section PAPER (Special Section of Selected Papers from the 12th Workshop on Circuits and Systems in Karuizawa)
Catégories

Auteurs

Mots-clés

Table des matières