La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A 3.3 V CMOS PLL with a Self-Feedback VCO Une PLL CMOS 3.3 V avec un VCO à retour automatique

Yeon Kug MOON, Kwang Sub YOON

  • Vues en texte intégral

    0

  • Citer

Résumé:

Une PLL CMOS (boucle à verrouillage de phase) de 3.3 V avec un VCO (oscillateur contrôlé en tension) à retour automatique est conçue pour les applications haute fréquence, basse tension et faible consommation. Cet article propose une nouvelle architecture PLL pour améliorer la linéarité tension-fréquence du VCO avec une nouvelle cellule à retard. Le VCO proposé avec un chemin d'auto-rétroaction fonctionne sur une large gamme de fréquences de 30 MHz à 1 GHz avec une bonne linéarité. Le convertisseur de tension DC-DC Up/Down est nouvellement conçu pour réguler la tension de commande du VCO à deux étages. L'architecture PLL conçue est implémentée sur un processus CMOS à puits n de 0.6 µm. Les résultats de la simulation illustrent un temps de verrouillage de 2.6 µs à 1 GHz, un verrouillage dans la plage de 100 MHz à 1 GHz et une dissipation de puissance de 112 mW.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E83-A No.12 pp.2623-2626
Date de publication
2000/12/25
Publicisé
ISSN en ligne
DOI
Type de manuscrit
Special Section LETTER (Special Section on VLSI Design and CAD Algorithms)
Catégories
Conception de circuits analogiques

Auteurs

Mots-clés

Table des matières