La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Robust Heuristics for Multi-Level Logic Simplification Considering Local Circuit Structure Heuristiques robustes pour la simplification logique à plusieurs niveaux en tenant compte de la structure des circuits locaux

Qiang ZHU, Yusuke MATSUNAGA, Shinji KIMURA, Katsumasa WATANABE

  • Vues en texte intégral

    0

  • Citer

Résumé:

Les circuits logiques combinatoires sont généralement mis en œuvre sous forme de réseaux de nœuds logiques à plusieurs niveaux. La simplification logique multi-niveaux utilisant la fonction « ne s'en soucie pas » sur chaque nœud est largement utilisée. Les grandes valeurs ne s'en soucient pas donnent de bons résultats de simplification, mais souffrent d'une zone mémoire et d'un temps de calcul énormes. L'extraction des indifférents utiles et la réduction de la taille des indifférents sont des problèmes importants lors de la simplification à l'aide de l'inquiétant. Dans cet article, nous proposons une nouvelle méthode heuristique robuste pour la sélection des indifférents. Nous considérons un sous-réseau adaptatif pour chaque nœud simplifié du réseau et introduisons une méthode d'amélioration par étapes du sous-réseau prenant en compte la zone mémoire et la structure du réseau. Les indifférents extraits des sous-réseaux adaptatifs sont appelés les indifférents locaux. Nous avons implémenté notre méthode pour que la satisfiabilité s'en fiche et que l'observabilité s'en fiche. Nous avons appliqué la méthode sur des benchmarks MCNC89, et comparé les résultats expérimentaux avec ceux du système SIS. Les résultats démontrent la supériorité de notre méthode sur la qualité des résultats et sur la taille des circuits applicables.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E83-A No.12 pp.2520-2527
Date de publication
2000/12/25
Publicisé
ISSN en ligne
DOI
Type de manuscrit
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Catégories
Synthèse logique

Auteurs

Mots-clés

Table des matières