La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A New Method for Constructing IP Level Power Model Based on Power Sensitivity Une nouvelle méthode pour construire un modèle de puissance de niveau IP basé sur la sensibilité à la puissance

Heng-Liang HUANG, Jiing-Yuan LIN, Wen-Zen SHEN, Jing-Yang JOU

  • Vues en texte intégral

    0

  • Citer

Résumé:

À mesure que la fonction d'un système devient de plus en plus complexe, la réutilisation de la propriété intellectuelle (propriété intellectuelle) est la tendance dans le style de conception du système. Les concepteurs doivent évaluer les performances et les fonctionnalités de chaque bloc IP candidat pouvant être utilisé dans leur conception, tandis que les fournisseurs IP espèrent garder secrète la structure de leurs blocs IP. Un modèle de puissance au niveau IP est un modèle qui prend uniquement les statistiques d'entrée primaires comme paramètres et ne révèle aucune information sur la taille des transistors ou la structure du circuit. Cet article propose une nouvelle méthode pour construire un modèle de puissance adapté aux blocs de circuits de niveau IP. Il s'agit d'une méthode de sélection de points nominaux pour les modèles de puissance basée sur les sensibilités de puissance. En analysant la relation entre la consommation d'énergie dynamique des circuits CMOS et les statistiques de leurs signaux d'entrée, une ligne directrice pour la sélection du point nominal est proposée. À partir de notre analyse, le premier point nominal est sélectionné pour minimiser l'erreur d'estimation moyenne et deux autres points nominaux sont sélectionnés pour minimiser l'erreur d'estimation maximale. Nos résultats expérimentaux sur un certain nombre de circuits de référence montrent l'efficacité de la méthode proposée. Une précision d'estimation moyenne de 5.78 % des simulations au niveau du transistor est obtenue. La méthode proposée peut être appliquée pour créer un environnement d’estimation de puissance au niveau du système sans révéler le contenu des blocs IP à l’intérieur. Il s’agit donc d’une méthode prometteuse pour la construction de modèles de puissance au niveau IP.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E83-A No.12 pp.2431-2438
Date de publication
2000/12/25
Publicisé
ISSN en ligne
DOI
Type de manuscrit
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Catégories
Méthodologie de conception VLSI

Auteurs

Mots-clés

Table des matières