La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

DEMI: A Delay Minimization Algorithm for Cell-Based Digital VLSI Design DEMI : un algorithme de minimisation des délais pour la conception VLSI numérique basée sur des cellules

Tae Hoon KIM, Young Hwan KIM

  • Vues en texte intégral

    0

  • Citer

Résumé:

Cet article présente un algorithme heuristique qui minimise le retard d'un circuit donné grâce à une sélection de cellule en deux passes dans une conception basée sur les cellules. Tout d’abord, nous introduisons un nouveau graphe, appelé site Web des candidats, qui représente commodément toutes les combinaisons de cellules disponibles pour la mise en œuvre du circuit donné. Nous présentons ensuite une méthode efficace pour obtenir un ensemble provisoire de cellules optimales, tout en estimant le délai du chemin le plus long entre chaque cellule et la sortie principale sur le réseau candidat. Dans cette étape, plusieurs cellules sont autorisées à lier la même porte logique. Enfin, nous décrivons comment l'approche proposée sélectionne réellement les cellules optimales dans l'ensemble provisoire, ce qui minimiserait le retard du circuit. Les résultats expérimentaux sur un ensemble de tests montrent que l'approche proposée est efficace et efficiente pour minimiser le retard du circuit donné.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E82-A No.3 pp.504-511
Date de publication
1999/03/25
Publicisé
ISSN en ligne
DOI
Type de manuscrit
PAPER
Catégories
Technologie de conception VLSI et CAO

Auteurs

Mots-clés

Table des matières