La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A CMOS Offset Phase Locked Loop for a GSM Transmitter Une boucle à verrouillage de phase décalée CMOS pour un émetteur GSM

Taizo YAMAWAKI, Masaru KOKUBO, Hiroshi HAGISAWA

  • Vues en texte intégral

    0

  • Citer

Résumé:

Cet article décrit une boucle à verrouillage de phase décalée (OPLL) CMOS pour un émetteur de système mondial de communications mobiles (GSM). L'OPLL est une PLL avec un mélangeur de conversion abaisseur dans le chemin de retour et est utilisée dans le chemin de transmission (Tx) comme convertisseur de fréquence. Il possède une caractéristique de filtre passe-bande de suivi de telle sorte que l'OPLL peut supprimer le bruit dans la bande de réception GSM (bruit Tx) sans duplexeur. Lorsque la bande passante de boucle de l'OPLL était de 1.0 MHz, le niveau de bruit Tx de -163.5 dBc/Hz, l'erreur de phase de 0.66rms, et le temps de stabilisation de 40µs ont été atteints. Le circuit intégré a été mis en œuvre à l'aide d'un processus CMOS de 0.35 µm. Il faut 860 µm620 µm de surface totale de puce et consomme 17.6 mA avec une alimentation de 3.0 V.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E82-A No.2 pp.307-312
Date de publication
1999/02/25
Publicisé
ISSN en ligne
DOI
Type de manuscrit
Special Section PAPER (Special Section on Analog Circuit Techniques and Related Topics)
Catégories

Auteurs

Mots-clés

Table des matières