La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Simplified Routing Procedure for a CAD-Verified FPGA Procédure de routage simplifiée pour un FPGA vérifié par CAO

Takahiro MUROOKA, Atsushi TAKAHARA, Toshiaki MIYAZAKI

  • Vues en texte intégral

    0

  • Citer

Résumé:

La conception de circuits hautes performances utilisant des FPGA (Field-Programmable Gate Arrays) nécessite un équilibre entre l'architecture du FPGA et les algorithmes de CAO. Les FPGA et les algorithmes CAO conventionnels sont développés indépendamment, ce qui rend difficile la mise en œuvre de circuits d'application. Pour résoudre ce problème, nous avons développé un FPGA vérifié en CAO dont l'architecture a été conçue en même temps que les algorithmes de CAO. Cet article montre comment une architecture FPGA vérifiée par CAO peut simplifier un algorithme de routage. L'algorithme est étudié en termes de complexité de calcul et est simplifié grâce aux propriétés de notre FPGA (structure des modules de commutation et nombre de ressources de routage). L'algorithme de routage est presque cent fois plus rapide que celui du routeur classique, et la qualité de ses circuits est également améliorée.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E82-A No.11 pp.2440-2447
Date de publication
1999/11/25
Publicisé
ISSN en ligne
DOI
Type de manuscrit
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Catégories

Auteurs

Mots-clés

Table des matières