La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Reconfigurable Processor Infrastructure for Accelerating Java Applications Une infrastructure de processeur reconfigurable pour accélérer les applications Java

Youngsun HAN, Seok Joong HWANG, Seon Wook KIM

  • Vues en texte intégral

    0

  • Citer

Résumé:

Dans cet article, nous présentons une infrastructure de processeur reconfigurable pour accélérer les applications Java, appelée Jaguar. L'infrastructure Jaguar se compose d'un framework de compilateur et d'un support d'environnement d'exécution. Le framework du compilateur sélectionne un groupe de méthodes Java à traduire en matériel pour offrir les meilleures performances avec des ressources limitées, et traduit les méthodes Java sélectionnées en modules de code synthétisables Verilog. La prise en charge de l'environnement d'exécution inclut la machine virtuelle Java (JVM) exécutée sur un processeur hôte pour fournir un environnement d'exécution Java à l'accélérateur Java généré via des unités d'interface de communication tout en préservant la sémantique Java. Notre infrastructure de compilateur est une solution solide et étroitement intégrée, assistée par un compilateur, pour l'informatique reconfigurable Java. Il n'y a aucune limitation à la génération de modules Verilog synthétisables à partir de n'importe quelle application Java tout en préservant la sémantique Java. En termes de performances, notre infrastructure atteint une accélération de 5.4 fois en moyenne et jusqu'à 9.4 fois dans les benchmarks mesurés en ce qui concerne l'exécution JVM uniquement. De plus, deux schémas d'optimisation tels qu'un repliement d'instructions et une suppression de tampon en direct peuvent réduire de 24 % en moyenne et jusqu'à 39 % de la consommation de ressources.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E91-A No.8 pp.2091-2100
Date de publication
2008/08/01
Publicisé
ISSN en ligne
1745-1337
DOI
10.1093/ietfec/e91-a.8.2091
Type de manuscrit
PAPER
Catégories
Technologie de conception VLSI et CAO

Auteurs

Mots-clés

Table des matières