La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Logic-Level Analysis of Fault Attacks and a Cost-Effective Countermeasure Design Analyse au niveau logique des attaques par faute et conception de contre-mesures rentables

Masahiro KAMINAGA, Takashi WATANABE, Takashi ENDO, Toshio OKOCHI

  • Vues en texte intégral

    0

  • Citer

Résumé:

Cet article analyse le mécanisme interne des attaques par faute sur les microcontrôleurs et propose une politique de conception de contre-mesures matérielles et logicielles rentables. Des opérations de succursale fiables sont essentielles pour un matériel résistant à DFA. Notre méthode est basée sur une simulation d'attaque de faute logique pour trouver l'ensemble minimum de signaux qui contribuent aux fautes dans les opérations de branche et est également basée sur l'application d'une logique partiellement redondante.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E91-A No.7 pp.1816-1819
Date de publication
2008/07/01
Publicisé
ISSN en ligne
1745-1337
DOI
10.1093/ietfec/e91-a.7.1816
Type de manuscrit
LETTER
Catégories
Cryptographie et sécurité de l'information

Auteurs

Mots-clés

Table des matières