La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Efficient Encoding Architecture for IEEE 802.16e LDPC Codes Architecture d'encodage efficace pour les codes LDPC IEEE 802.16e

Jeong Ki KIM, Hyunseuk YOO, Moon Ho LEE

  • Vues en texte intégral

    0

  • Citer
Errata[Mise en ligne le 1,2009 janvier XNUMX]

Résumé:

La faiblesse de l'implémentation du codeur LDPC réside dans le fait que le multiplicateur vectoriel matriciel binaire conventionnel comporte de nombreux cycles d'horloge qui conduisent à un débit limité. Dans cette lettre afin de construire une architecture efficace, nous nous concentrons sur les encodeurs LDPC IEEE 802.16e. Par rapport aux matrices H standard avec matrices de permutation circulante, nous proposons une architecture semi-parallèle en utilisant des registres à décalage droit cycliques et un OU exclusif au lieu de multiplicateurs vectoriels matriciels complexes. L'encodeur efficace proposé pour LDPC IEEE 802.16e satisfait à une taille compacte et à un débit élevé.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E91-A No.12 pp.3607-3611
Date de publication
2008/12/01
Publicisé
ISSN en ligne
1745-1337
DOI
10.1093/ietfec/e91-a.12.3607
Type de manuscrit
Special Section LETTER (Special Section on VLSI Design and CAD Algorithms)
Catégories
Systèmes embarqués, temps réel et reconfigurables

Auteurs

Mots-clés

Table des matières