La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Impact of Well Edge Proximity Effect on Timing Impact de l'effet de proximité du bord du puits sur le timing

Toshiki KANAMOTO, Yasuhiro OGASAHARA, Keiko NATSUME, Kenji YAMAGUCHI, Hiroyuki AMISHIRO, Tetsuya WATANABE, Masanori HASHIMOTO

  • Vues en texte intégral

    0

  • Citer

Résumé:

Cet article étudie l'impact de l'effet de proximité des bords du puits sur le retard du circuit, sur la base de paramètres de modèle extraits de structures de test dans un processus industriel de tranche de 65 nm. Les résultats expérimentaux montrent que jusqu'à 10 % de l'augmentation du délai est due à l'effet de proximité au bord du puits dans la technologie 65 nm, et cela dépend de la longueur de l'interconnexion. De plus, en raison de l'augmentation asymétrique des tensions de seuil pMOS et nMOS, le retard peut diminuer malgré l'augmentation de la tension de seuil. De ces résultats, nous concluons que la prise en compte du WPE est indispensable à la caractérisation cellulaire dans la technologie 65 nm.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E91-A No.12 pp.3461-3464
Date de publication
2008/12/01
Publicisé
ISSN en ligne
1745-1337
DOI
10.1093/ietfec/e91-a.12.3461
Type de manuscrit
Special Section LETTER (Special Section on VLSI Design and CAD Algorithms)
Catégories
Modélisation et analyse de dispositifs et de circuits

Auteurs

Mots-clés

Table des matières