La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Arithmetic Circuit Verification Based on Symbolic Computer Algebra Vérification de circuits arithmétiques basée sur le calcul formel symbolique

Yuki WATANABE, Naofumi HOMMA, Takafumi AOKI, Tatsuo HIGUCHI

  • Vues en texte intégral

    0

  • Citer

Résumé:

Cet article présente une approche formelle pour vérifier les circuits arithmétiques en utilisant le calcul formel symbolique. Notre méthode décrit des circuits arithmétiques directement avec des objets mathématiques de haut niveau basés sur des systèmes de nombres pondérés et des formules arithmétiques. Une telle description de circuit peut être vérifiée efficacement par des techniques de réduction polynomiale utilisant les bases de Grobner. Dans cet article, nous décrivons comment le calcul formel symbolique peut être utilisé pour décrire et vérifier des circuits arithmétiques. Les effets avantageux de l'approche proposée sont démontrés par la vérification expérimentale de certains circuits arithmétiques tels que le multiplicateur-accumulateur et le filtre FIR. Le résultat montre que l'approche proposée a une possibilité certaine de vérifier des circuits arithmétiques pratiques.

Publication
IEICE TRANSACTIONS on Fundamentals Vol.E91-A No.10 pp.3038-3046
Date de publication
2008/10/01
Publicisé
ISSN en ligne
1745-1337
DOI
10.1093/ietfec/e91-a.10.3038
Type de manuscrit
PAPER
Catégories
Technologie de conception VLSI et CAO

Auteurs

Mots-clés

Table des matières