La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Novel Cache Replacement Policy via Dynamic Adaptive Insertion and Re-Reference Prediction Une nouvelle politique de remplacement du cache via l'insertion adaptative dynamique et la prédiction de ré-référence

Xi ZHANG, Chongmin LI, Zhenyu LIU, Haixia WANG, Dongsheng WANG, Takeshi IKENAGA

  • Vues en texte intégral

    0

  • Citer

Résumé:

Des recherches antérieures montrent que la politique de remplacement des LRU n'est pas efficace lorsque les applications présentent un intervalle de re-référence distant. Récemment, la politique RRIP a été proposée pour améliorer les performances pour ce type de charges de travail. Cependant, le manque d'informations sur la récence d'accès dans RRIP rend la politique de remplacement difficile à établir avec précision. Pour améliorer la robustesse de RRIP pour les charges de travail respectueuses de la récence, nous proposons une politique de prédiction dynamique d'insertion et de ré-référence adaptative (DAI-RRP) qui expulse les données en fonction à la fois de la valeur de prédiction de ré-référence et des informations de récence d'accès. DAI-RRP effectue un ajustement adaptatif de la position d'insertion et de la valeur de prédiction pour différents modèles d'accès, ce qui rend la politique robuste sur différentes charges de travail et différentes phases. Les résultats de simulation montrent que DAI-RRP surpasse LRU et RRIP. Pour un processeur monocœur doté d'un cache de dernier niveau (LLC) à 1 voies de 16 Mo, DAI-RRP réduit le CPI par rapport à LRU et Dynamic RRIP d'une moyenne de 8.1 % et 2.7 % respectivement. Les évaluations sur CMP quad-core avec un LLC partagé de 4 Mo montrent que DAI-RRP surpasse LRU et Dynamic RRIP (DRRIP) sur la métrique d'accélération pondérée d'une moyenne de 8.1 % et 15.7 % respectivement. De plus, par rapport à LRU, DAI-RRP consomme le même matériel pour le cache à 16 voies, voire moins de matériel pour le cache à haute associativité. En résumé, la politique proposée est pratique et peut être facilement intégrée aux approximations matérielles existantes de LRU.

Publication
IEICE TRANSACTIONS on Electronics Vol.E94-C No.4 pp.468-476
Date de publication
2011/04/01
Publicisé
ISSN en ligne
1745-1353
DOI
10.1587/transele.E94.C.468
Type de manuscrit
Special Section PAPER (Special Section on Circuits and Design Techniques for Advanced Large Scale Integration)
Catégories

Auteurs

Mots-clés

Table des matières