La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A 530 Mpixels/s Intra Prediction Architecture for Ultra High Definition H.264/AVC Encoder Une architecture d'intra-prédiction de 530 Mpixels/s pour un encodeur ultra haute définition H.264/AVC

Gang HE, Dajiang ZHOU, Jinjia ZHOU, Tianruo ZHANG, Satoshi GOTO

  • Vues en texte intégral

    0

  • Citer

Résumé:

Le codage intra en H.264/AVC améliore considérablement l'efficacité de la compression vidéo. Cependant, en raison de la forte dépendance aux données de la prédiction intra dans H.264, l'application des techniques de pipeline et de traitement parallèle est limitée. De plus, il est difficile d’obtenir une utilisation matérielle et un débit élevés en raison des longues boucles de reconstruction au niveau bloc/Mo. Cet article propose une architecture de prédiction intra haute performance capable de prendre en charge un profil élevé H.264/AVC. La co-réorganisation Mo/bloc proposée peut éviter la dépendance aux données et améliorer l’utilisation du pipeline. Par conséquent, la contrainte de synchronisation du 4096 en temps réelLe codage 2160 peut être réalisé avec une perte de qualité négligeable. 1616 moteurs de prédiction et 88 moteurs de prédiction fonctionnent en parallèle pour la prédiction et la génération de coefficients. Une reconstruction entrelacée de réorganisation est également conçue pour une architecture entièrement pipeline. Il ne faut que 160 cycles pour traiter un macrobloc (Mo). L'utilisation matérielle des modules de prédiction et de reconstruction est proche de 100 %. De plus, PE réutilisable 88 prédicteurs intra et décisions de mode hybride SAD et SATD sont proposés pour réduire les coûts matériels. La conception est mise en œuvre par la technologie CMOS 90 nm avec 113.2 k portes et peut coder 40962160 séquences vidéo à 60 ips avec une fréquence de fonctionnement de 332 MHz.

Publication
IEICE TRANSACTIONS on Electronics Vol.E94-C No.4 pp.419-427
Date de publication
2011/04/01
Publicisé
ISSN en ligne
1745-1353
DOI
10.1587/transele.E94.C.419
Type de manuscrit
Special Section PAPER (Special Section on Circuits and Design Techniques for Advanced Large Scale Integration)
Catégories

Auteurs

Mots-clés

Table des matières