La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

High Throughput Parallel Arithmetic Circuits for Fast Fourier Transform Circuits arithmétiques parallèles à haut débit pour une transformation de Fourier rapide

Ryosuke NAKAMOTO, Sakae SAKURABA, Alexandre MARTINS, Takeshi ONOMI, Shigeo SATO, Koji NAKAJIMA

  • Vues en texte intégral

    0

  • Citer

Résumé:

Nous avons conçu et implémenté un additionneur de retenue (CLA) à 4 bits et des multiplicateurs parallèles à 4 bits à utiliser pour le système de transformation de Fourier rapide (FFT) avec une fréquence d'horloge estimée à 20 GHz. Grâce à quelques tests fonctionnels à haute fréquence, nous avons confirmé que le fonctionnement du CLA a été réussi. A travers quelques tests à faible vitesse, nous avons également confirmé que l'opération de multiplication a réussi. De plus, nous avons conçu un multiplicateur 4 bits avec un encodeur Booth et un circuit papillon 2 points 4 bits.

Publication
IEICE TRANSACTIONS on Electronics Vol.E94-C No.3 pp.280-287
Date de publication
2011/03/01
Publicisé
ISSN en ligne
1745-1353
DOI
10.1587/transele.E94.C.280
Type de manuscrit
Special Section PAPER (Special Section on Superconducting Signal Processing Technologies)
Catégories

Auteurs

Mots-clés

Table des matières