La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Noise Analysis and Design of Low-Noise Bias-Offset MOS Transconductor Analyse du bruit et conception d'un transconducteur MOS à décalage de polarisation à faible bruit

Shintaro NAKAMURA, Fujihiko MATSUMOTO, Pravit TONGPOON, Yasuaki NOGUCHI

  • Vues en texte intégral

    0

  • Citer

Résumé:

L'intégration élevée et le fonctionnement à faible consommation des circuits intégrés rendent la sensibilité au bruit élevée. Il est donc important de réduire le bruit des circuits. Un transconducteur à décalage de polarisation est appelé transconducteur linéaire. On s'attend à ce que la sensibilité au bruit du transconducteur devienne plus élevée en raison de l'amélioration de la linéarité et de la réduction de la dissipation de puissance. Cet article propose une méthode de conception pour réduire le bruit en tenant compte d'une linéarité élevée, d'une réduction de la dissipation de puissance et d'une petite taille de circuit.

Publication
IEICE TRANSACTIONS on Electronics Vol.E94-C No.1 pp.128-131
Date de publication
2011/01/01
Publicisé
ISSN en ligne
1745-1353
DOI
10.1587/transele.E94.C.128
Type de manuscrit
BRIEF PAPER
Catégories
Circuits électroniques

Auteurs

Mots-clés

Table des matières