La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Split Capacitor DAC Mismatch Calibration in Successive Approximation ADC Étalonnage de non-concordance DAC à condensateur divisé dans l'ADC à approximation successive

Yanfei CHEN, Xiaolei ZHU, Hirotaka TAMURA, Masaya KIBUNE, Yasumoto TOMITA, Takayuki HAMADA, Masato YOSHIOKA, Kiyoshi ISHIKAWA, Takeshi TAKAYAMA, Junji OGAWA, Sanroku TSUKAMOTO, Tadahiro KURODA

  • Vues en texte intégral

    0

  • Citer

Résumé:

Le convertisseur analogique-numérique (ADC) à approximation successive (SA) basé sur la redistribution des charges présente l'avantage d'une efficacité énergétique. La technique de convertisseur numérique-analogique à condensateur divisé (CDAC) met en œuvre deux ensembles de réseaux de condensateurs à pondération binaire connectés par un condensateur en pont de manière à réduire à la fois la capacité et la surface de la charge d'entrée. Cependant, les disparités de condensateurs dégradent les performances de l'ADC en termes de DNL et INL. Dans ce travail, une méthode d’étalonnage des mésappariements CDAC divisés est proposée. Un condensateur en pont plus grand que la conception conventionnelle est mis en œuvre de sorte qu'un condensateur accordable puisse être ajouté en parallèle avec le réseau de condensateurs de poids inférieur pour compenser les désadaptations. Pour garantir un étalonnage CDAC correct, le décalage du comparateur est annulé à l'aide d'une technique de compensation de charge à contrôle de synchronisation numérique. Pour réduire davantage la capacité de charge d'entrée, un condensateur unitaire supplémentaire est ajouté au réseau de condensateurs de poids plus élevé. Au lieu du réseau de condensateurs de poids inférieur, le condensateur unitaire supplémentaire et le réseau de condensateurs de poids plus élevé échantillonnent le signal d'entrée analogique. Un CAN SA 8 bits avec CDAC divisé 4 bits + 4 bits a été implémenté dans un processus CMOS 65 nm. L'ADC a une capacité d'entrée de 180 fF et occupe une zone active de 0.03 mm2. Des résultats mesurés de +0.2/-0.3LSB DNL et +0.3/-0.3LSB INL ont été obtenus après étalonnage.

Publication
IEICE TRANSACTIONS on Electronics Vol.E93-C No.3 pp.295-302
Date de publication
2010/03/01
Publicisé
ISSN en ligne
1745-1353
DOI
10.1587/transele.E93.C.295
Type de manuscrit
Special Section PAPER (Special Section on Circuits and Design Techniques for Advanced Large Scale Integration)
Catégories

Auteurs

Mots-clés

Table des matières