La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Highly Parallel Fractional Motion Estimation Engine for Super Hi-Vision 4k4k@60 fps Moteur d’estimation de mouvements fractionnaires hautement parallèles pour Super Hi-Vision 4k4k à 60 ips

Yiqing HUANG, Takeshi IKENAGA

  • Vues en texte intégral

    0

  • Citer

Résumé:

Un Super Hi-Vision (SHV) 4kUn moteur d'estimation de mouvement fractionnaire (FME) 4k à 60 ips est proposé dans notre article. Premièrement, deux schémas de réduction de complexité sont proposés au niveau algorithme. En analysant le coût de mouvement entier des sous-blocs dans chaque mode inter, le schéma de pré-filtrage de mode basé sur la réduction de mode peut réaliser une économie de cycle d'horloge de 48 % par rapport à l'algorithme précédent. En vérifiant davantage le coût de mouvement des points de recherche autour du meilleur candidat entier, le schéma directionnel à un seul passage orienté coût de mouvement peut permettre une économie de cycle d'horloge de 50 % et une réduction de 36 % du nombre d'unités de traitement (PU). Deuxièmement, au niveau matériel, deux schémas parallèles améliorés, à savoir le traitement 16-Pel et le schéma parallèle Mo, sont présentés dans notre article, ce qui réduit l'effort de conception à seulement 145 MHz pour le traitement SHV ​​FME. De plus, un sous-échantillonnage trimestriel est adopté dans notre conception et le coût du matériel est réduit de 75 % pour chaque PU. Troisièmement, un schéma de chargement de blocs de pixels unifié est proposé. Environ 28.67 % à 86.39 % des pixels sont réutilisés et l'accès à la mémoire associé est sauvegardé. De plus, nous proposons également un schéma d'organisation des pixels de parité pour résoudre les conflits d'accès à la mémoire du schéma parallèle MB. En utilisant la technologie TSMC 0.18 µm dans les pires conditions de travail (1.62 V, 125), notre moteur FME peut réaliser un traitement en temps réel pour SHV 4k4k à 60 ips avec du matériel de portes 412k.

Publication
IEICE TRANSACTIONS on Electronics Vol.E93-C No.3 pp.244-252
Date de publication
2010/03/01
Publicisé
ISSN en ligne
1745-1353
DOI
10.1587/transele.E93.C.244
Type de manuscrit
Special Section PAPER (Special Section on Circuits and Design Techniques for Advanced Large Scale Integration)
Catégories

Auteurs

Mots-clés

Table des matières