La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Implementation of a Partially Reconfigurable Multi-Context FPGA Based on Asynchronous Architecture Implémentation d'un FPGA multi-contexte partiellement reconfigurable basé sur une architecture asynchrone

Hasitha Muthumala WAIDYASOORIYA, Masanori HARIYAMA, Michitaka KAMEYAMA

  • Vues en texte intégral

    0

  • Citer

Résumé:

Cet article présente une nouvelle architecture pour augmenter l'utilisation du matériel dans les réseaux prédiffusés programmables sur site (MC-FPGA) multi-contextes. Les MC-FPGA conventionnels utilisent des pistes dédiées pour transférer les bits d'identification de contexte. En conséquence, le taux d’utilisation du matériel diminue, car il est très difficile de cartographier efficacement différents contextes et zones. Cela augmente également la puissance de commutation de contexte, la zone et la puissance statique des pistes d'identification de contexte. Le MC-FPGA proposé utilise les mêmes fils pour transférer à la fois les données et les bits d'identification de contexte d'une cellule à l'autre. En conséquence, les programmes peuvent être cartographiés efficacement en les divisant en différents contextes. Une architecture de blocs logiques multi-contextes asynchrones pour augmenter la vitesse de traitement des multiples contextes est également proposée. Le MC-FPGA proposé est fabriqué en utilisant les règles de conception CMOS 6-poly à 1 métaux. Les délais de transfert des données et des ID de contexte sont mesurés à 2.03ns 2.26ns respectivement. Nous avons obtenu une réduction de 30 % du temps de traitement pour l'algorithme de recherche de correspondance basé sur SAD.

Publication
IEICE TRANSACTIONS on Electronics Vol.E92-C No.4 pp.539-549
Date de publication
2009/04/01
Publicisé
ISSN en ligne
1745-1353
DOI
10.1587/transele.E92.C.539
Type de manuscrit
PAPER
Catégories
Circuits électroniques

Auteurs

Mots-clés

Table des matières