La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

High Gain and Wide Range Time Amplifier Using Inverter Delay Chain in SR Latches Amplificateur de temps à gain élevé et à large plage utilisant une chaîne de retard d'inverseur dans des verrous SR

Jaejun LEE, Sungho LEE, Yonghoon SONG, Sangwook NAM

  • Vues en texte intégral

    0

  • Citer

Résumé:

Cet article présente une conception d'amplificateur temporel qui améliore la résolution temporelle en utilisant un retard de chaîne inverseur dans les verrous SR. Par rapport à la conception conventionnelle, l'amplificateur temporel proposé présente de meilleures caractéristiques telles qu'un gain plus élevé, une large plage et une petite taille de puce. Il est mis en œuvre à l’aide de la technologie CMOS standard de 0.13 µm et les résultats expérimentaux concordent bien avec la théorie.

Publication
IEICE TRANSACTIONS on Electronics Vol.E92-C No.12 pp.1548-1550
Date de publication
2009/12/01
Publicisé
ISSN en ligne
1745-1353
DOI
10.1587/transele.E92.C.1548
Type de manuscrit
LETTER
Catégories
Circuits électroniques

Auteurs

Mots-clés

Table des matières