La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Designing a High Performance SRAM-DRAM Hybrid Memory Architecture for Packet Buffers Conception d'une architecture de mémoire hybride SRAM-DRAM hautes performances pour les tampons de paquets

Yongwoon SONG, Dongkeon CHOI, Hyukjun LEE

  • Vues en texte intégral

    0

  • Citer

Résumé:

Les performances d’un routeur/switch réseau se sont considérablement améliorées au cours des dernières décennies avec une augmentation explosive du trafic Internet et des centres de données. Les performances d'un routeur dépendent fortement du système de mémoire, par exemple des tampons de paquets basés sur la DRAM, ce qui limite souvent l'évolutivité d'un routeur. Cependant, un écart croissant entre la vitesse du bus d'E/S mémoire et du réseau de cellules mémoire et une diminution de la localité du tampon de ligne due à l'augmentation des canaux et des banques réduisent considérablement le gain de performances de la technologie de mémoire de pointe telle que la DRAM DDR4 ou HBM2. Des travaux antérieurs ont amélioré la bande passante mémoire en maintenant des tampons d'entrée/sortie par file d'attente ou par banque basés sur la SRAM dans le contrôleur de mémoire pour prendre en charge un tampon de paquets basé sur la DRAM. Les tampons stockent temporairement les paquets lorsque des conflits bancaires se produisent, mais sont incapables d'empêcher le trafic induisant des interférences de détruire les tampons de lignes de la DRAM. Dans cette étude, nous intégrons directement la SRAM dans le tampon de paquets basé sur la DRAM et mappons les paquets dégradant la localité du tampon de ligne de la DRAM dans la SRAM. Cela maximise la localité et le parallélisme des accès DRAM. Le régime proposé peut bénéficier à tous les régimes existants. Les résultats expérimentaux montrent une amélioration de 22.41 % par rapport au meilleur schéma existant pour un seul canal en termes d'utilisation de la bande passante mémoire dans des scénarios d'encombrement sévères.

Publication
IEICE TRANSACTIONS on Electronics Vol.E102-C No.12 pp.849-852
Date de publication
2019/12/01
Publicisé
2019/06/25
ISSN en ligne
1745-1353
DOI
10.1587/transele.2019ECS6003
Type de manuscrit
BRIEF PAPER
Catégories
Électronique intégrée

Auteurs

Yongwoon SONG
  Sogang University
Dongkeon CHOI
  Sogang University
Hyukjun LEE
  Sogang University

Mots-clés

Table des matières