La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Clock Feedthrough Reduction of CMOS Autozeroed Operational Amplifiers by Two-Stage Self-Compensation Réduction du passage d'horloge des amplificateurs opérationnels CMOS à mise à zéro automatique par auto-compensation à deux étages

Hidekuni TAKAO, Fumie INA, Kazuaki SAWADA, Makoto ISHIDA

  • Vues en texte intégral

    0

  • Citer

Résumé:

Dans cet article, une nouvelle méthode de réduction de la traversée d'horloge dans des amplificateurs opérationnels CMOS à zéro automatique avec fonctionnement d'horloge triphasé est présentée. Les amplificateurs opérationnels du procédé sont configurés par deux étages de gain à mise à zéro automatique. L'étage d'entrée différentiel et le deuxième étage de gain de sortie sont mis à zéro automatiquement individuellement par une horloge triphasée pour la mise à zéro automatique. L'horloge triphasée est prévue de manière à terminer la période de compensation de l'étage d'entrée avant la fin de la période de compensation du deuxième étage. Cette opération permet d'absorber l'affection du passage d'horloge dans l'étage d'entrée avec le deuxième étage. En conséquence, l'erreur résiduelle de compensation de décalage est considérablement réduite par le gain de tension du premier étage. L'effet de la mise à zéro automatique en deux étapes a été confirmé par la simulation SPICE et le circuit CMOS fabriqué. Les résultats de la simulation SPICE ont montré que l'amplificateur opérationnel à deux étages avec mise à zéro automatique présente un avantage significatif par rapport à la configuration conventionnelle. L'effet du passage d'horloge est réduit à environ 1/50 dans la configuration à deux étages. Le circuit CMOS fabriqué a également montré le potentiel élevé de l'amplificateur opérationnel à mise à zéro automatique à deux étages pour la réduction de la traversée. Il a été prouvé expérimentalement que la mise à zéro automatique en deux étapes constitue une approche de conception efficace pour réduire les erreurs de transmission d'horloge dans les amplificateurs opérationnels à mise à zéro automatique CMOS.

Publication
IEICE TRANSACTIONS on Electronics Vol.E85-C No.7 pp.1499-1505
Date de publication
2002/07/01
Publicisé
ISSN en ligne
DOI
Type de manuscrit
PAPER
Catégories
Électronique intégrée

Auteurs

Mots-clés

Table des matières