La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Modeling Methodology and Body Effect Analysis for Hot-Carrier Reliability Simulation of Logic Circuits Une méthodologie de modélisation et une analyse des effets de corps pour la simulation de la fiabilité des porteurs chauds des circuits logiques

Norio KOIKE, Hirokazu YONEZAWA

  • Vues en texte intégral

    0

  • Citer

Résumé:

Un modèle de durée de vie des porteurs chauds à avalanche de drain incluant un effet de corps provoqué par des électrons chauds secondaires a été développé. Il a été confirmé que le modèle proposé s'adapte à un large éventail de données expérimentales en utilisant un petit nombre de paramètres. Le modèle fournit une méthodologie de modélisation pratique pour la simulation de fiabilité basée uniquement sur l'extraction de paramètres dans des conditions de courant de substrat maximum. La précision de la simulation produite par la méthodologie a été vérifiée expérimentalement à l'aide d'oscillateurs en anneau comprenant des portes NAND. Il a été démontré que la précision de la simulation des dégradations est devenue meilleure de 0.34 décennie en utilisant la nouvelle méthodologie qu'en utilisant celle basée sur la méthode τ conventionnelle.Id/WIdessous/Id .

Publication
IEICE TRANSACTIONS on Electronics Vol.E85-C No.6 pp.1356-1366
Date de publication
2002/06/01
Publicisé
ISSN en ligne
DOI
Type de manuscrit
PAPER
Catégories
Électronique intégrée

Auteurs

Mots-clés

Table des matières